• <small id="gggg8"></small>
    <nav id="gggg8"></nav>
    
    
  • 
    
    <nav id="gggg8"></nav>
    
    
  • <sup id="gggg8"></sup>
    <sup id="gggg8"></sup>
  • 无码不卡高清毛片一区,国产黑色丝袜在线,国产精品视频一区国模私拍,国产成人国拍亚洲精品

    您好!歡迎光臨烜芯微科技品牌官網(wǎng)!

    深圳市烜芯微科技有限公司

    ShenZhen XuanXinWei Technoligy Co.,Ltd
    二極管、三極管、MOS管、橋堆

    全國(guó)服務(wù)熱線(xiàn):18923864027

  • 熱門(mén)關(guān)鍵詞:
  • 橋堆
  • 場(chǎng)效應(yīng)管
  • 三極管
  • 二極管
  • MOS管及最簡(jiǎn)單CMOS邏輯門(mén)電路
    • 發(fā)布時(shí)間:2020-06-24 16:54:53
    • 來(lái)源:
    • 閱讀次數(shù):
    MOS管及最簡(jiǎn)單CMOS邏輯門(mén)電路
    1、MOS管
    MOS管又分為兩種類(lèi)型:N型和P型。如下圖所示:
    MOS管,CMOS邏輯門(mén)電路
    以N型管為例,2端為控制端,稱(chēng)為“柵極”;3端通常接地,稱(chēng)為“源極”;源極電壓記作Vss,1端接正電壓,稱(chēng)為“漏極”,漏極電壓記作VDD。要使1端與3端導(dǎo)通,柵極2上要加高電平。
    對(duì)P型管,柵極、源極、漏極分別為5端、4端、6端。要使4端與6端導(dǎo)通,柵極5要加低電平。
    在CMOS工藝制成的邏輯器件或單片機(jī)中,N型管與P型管往往是成對(duì)出現(xiàn)的。同時(shí)出現(xiàn)的這兩個(gè)CMOS管,任何時(shí)候,只要一只導(dǎo)通,另一只則不導(dǎo)通(即“截止”或“關(guān)斷”),所以稱(chēng)為“互補(bǔ)型CMOS管”。
    2、CMOS邏輯電平
    高速CMOS電路的電源電壓VDD通常為+5V;Vss接地,是0V。
    高電平視為邏輯“1”,電平值的范圍為:VDD的65%~VDD(或者VDD-1.5V~VDD)
    低電平視作邏輯“0”,要求不超過(guò)VDD的35%或0~1.5V。
    +1.5V~+3.5V應(yīng)看作不確定電平。在硬件設(shè)計(jì)中要避免出現(xiàn)不確定電平。
    近年來(lái),隨著亞微米技術(shù)的發(fā)展,單片機(jī)的電源呈下降趨勢(shì)。
    低電源電壓有助于降低功耗。VDD為3.3V的CMOS器件已大量使用。在便攜式應(yīng)用中,VDD為2.7V,甚至1.8V的單片機(jī)也已經(jīng)出現(xiàn)。將來(lái)電源電壓還會(huì)繼續(xù)下降,降到0.9V,但低于VDD的35%的電平視為邏輯“0”,高于VDD的65%的電平視為邏輯“1”的規(guī)律仍然是適用的。
    3、非門(mén)
    MOS管,CMOS邏輯門(mén)電路
    非門(mén)(反向器)是最簡(jiǎn)單的門(mén)電路,由一對(duì)CMOS管組成。其工作原理如下:
    A端為高電平時(shí),P型管截止,N型管導(dǎo)通,輸出端C的電平與Vss保持一致,輸出低電平;A端為低電平時(shí),P型管導(dǎo)通,N型管截止,輸出端C的電平與VDD一致,輸出高電平。
    4、與非門(mén)
    MOS管,CMOS邏輯門(mén)電路
    與非門(mén)工作原理:
    ①、A、B輸入均為低電平時(shí),1、2管導(dǎo)通,3、4管截止,C端電壓與VDD一致,輸出高電平。
    ②、A輸入高電平,B輸入低電平時(shí),1、3管導(dǎo)通,2、4管截止,C端電位與1管的漏極保持一致,輸出高電平。
    ③、A輸入低電平,B輸入高電平時(shí),情況與②類(lèi)似,亦輸出高電平。
    ④、A、B輸入均為高電平時(shí),1、2管截止,3、4管導(dǎo)通,C端電壓與地一致,輸出低電平。
    5、或非門(mén)
    MOS管,CMOS邏輯門(mén)電路
    或非門(mén)工作原理:
    ①、A、B輸入均為低電平時(shí),1、2管導(dǎo)通,3、4管截止,C端電壓與VDD一致,輸出高電平。
    ②、A輸入高電平,B輸入低電平時(shí),1、4管導(dǎo)通,2、3管截止,C端輸出低電平。
    ③、A輸入低電平,B輸入高電平時(shí),情況與②類(lèi)似,亦輸出低電平。
    ④、A、B輸入均為高電平時(shí),1、2管截止,3、4管導(dǎo)通,C端電壓與地一致,輸出低電平。
    注:將上述“與非”門(mén)、“或非”門(mén)邏輯符號(hào)的輸出端的小圓圈去掉,就成了“與”門(mén)、“或”門(mén)的邏輯符號(hào)。而實(shí)現(xiàn)“與”、“或”功能的電路圖則必須在輸出端加上一個(gè)反向器,即加上一對(duì)CMOS管,因此,“與”門(mén)實(shí)際上比“與非”門(mén)復(fù)雜,延遲時(shí)間也長(zhǎng)些,這一點(diǎn)在電路設(shè)計(jì)中要注意。
    6、三態(tài)門(mén)
    MOS管,CMOS邏輯門(mén)電路
    三態(tài)門(mén)的工作原理:
    當(dāng)控制端C為“1”時(shí),N型管3導(dǎo)通,同時(shí),C端電平通過(guò)反向器后成為低電平,使P型管4導(dǎo)通,輸入端A的電平狀況可以通過(guò)3、4管到達(dá)輸出端B。
    當(dāng)控制端C為“0”時(shí),3、4管都截止,輸入端A的電平狀況無(wú)法到達(dá)輸出端B,輸出端B呈現(xiàn)高電阻的狀態(tài),稱(chēng)為“高阻態(tài)”。
    這個(gè)器件也稱(chēng)作“帶控制端的傳輸門(mén)”。帶有一定驅(qū)動(dòng)能力的三態(tài)門(mén)也稱(chēng)作“緩沖器”,邏輯符號(hào)是一樣的。
    注:從CMOS等效電路或者真值表、邏輯表達(dá)式上都可以看出,把“0”和“1”換個(gè)位置,“與非”門(mén)就變成了“或非”門(mén)。對(duì)于“1”有效的信號(hào)是“與非”關(guān)系,對(duì)于“0”有效的信號(hào)是“或非”關(guān)系。
    上述圖中畫(huà)的邏輯器件符號(hào)均是正邏輯下的輸入、輸出關(guān)系,即對(duì)“1”(高電平)有效而言。而單片機(jī)中的多數(shù)控制信號(hào)是按照負(fù)有效(低電平有效)定義的。例如片選信號(hào)CS(Chip Select),指該信號(hào)為“0”時(shí)具有字符標(biāo)明的意義,即該信號(hào)為“0”表示該芯片被選中。因此,“或非”門(mén)的邏輯符號(hào)也可以畫(huà)成下圖。
    7、組合邏輯電路
    MOS管,CMOS邏輯門(mén)電路
    “與非”門(mén)、“或非”門(mén)等邏輯電路的不同組合可以得到各種組合邏輯電路,如譯碼器、解碼器、多路開(kāi)關(guān)等。
    組合邏輯電路的實(shí)現(xiàn)可以使用現(xiàn)成的集成電路,也可以使用可編程邏輯器件,如PAL、GAL等實(shí)現(xiàn)。
    烜芯微專(zhuān)業(yè)制造二極管,三極管,MOS管,橋堆等20年,工廠(chǎng)直銷(xiāo)省20%,1500家電路電器生產(chǎn)企業(yè)選用,專(zhuān)業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品,如果您有遇到什么需要幫助解決的,可以點(diǎn)擊右邊的工程師,或者點(diǎn)擊銷(xiāo)售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹
    相關(guān)閱讀
    无码不卡高清毛片一区
  • <small id="gggg8"></small>
    <nav id="gggg8"></nav>
    
    
  • 
    
    <nav id="gggg8"></nav>
    
    
  • <sup id="gggg8"></sup>
    <sup id="gggg8"></sup>